4.15.5.1 Lógica digital y sistemas digitales (18 horas) [Habilidades C8]

Referencias Bibliográficas: [Parhami, 2005,Patterson and Hennessy, 2004] Tópicos
  1. Revisión e historia de la Arquitectura de Computadores.
  2. Lógica combinacional vs. secuencial/Arreglos de puertas de campo programables como bloque fundamental de construcción lógico combinacional-secuencial.
  3. Multiples representaciones / Capas de interpretación (El hardware es solo otra capa)
  4. Herramientas de diseño asistidas por computadora que procesan hardware y representaciones arquitecturales.
  5. Registrar transferencia notación / Hardware lenguage descriptivo (Verilog/VHDL)
  6. Restriccion física (Retrasos de Entrada, fan-in, fan-out, energia/poder)
Objetivos de Aprendizaje
  1. Describir el avance paulatino de los componentes de la tecnología de computación, desde los tubos de vacío hasta VLSI, desde las arquitecturas mainframe a las arquitecturas en escala warehouse [Familiarizarse]
  2. Comprender que la tendencia de las arquitecturas modernas de computadores es hacia núcleos múltiples y que el paraleliso es inherente en todos los sistemas de hardware [Usar]
  3. Explicar las implicancias de los límites de potencia para mejoras adicionales en el rendimiento de los procesadores y también en el aprovechamiento del paralelismo [Usar]
  4. Relacionar las varias representaciones equivalentes de la funcionalidad de un computador, incluyendo expresiones y puertas lógicas, y ser capces de utilizar expresiones matemáticas para describir las funciones de circuitos combinacionales y secuenciales sencillos [Familiarizarse]
  5. Diseñar los componentes básicos de construcción de un computador: unidad aritmético lógica (a nivel de puertas lógicas), unidad central de procesamiento (a nivel de registros de transferencia), memoria (a nivel de registros de transferencia) [Usar]
  6. Usar herramientas CAD para capturar, sistetizar, y simular bloques de construcción (como ALUs, registros, movimiento entre registros) de un computador simple [Familiarizarse]
  7. Evaluar el comportamiento de un diagrama de tiempos y funcional de un procesador simple implementado a nivel de circuitos lógicos [Evaluar]

Generado por Ernesto Cuadros-Vargas , Sociedad Peruana de Computación-Peru, Universidad de Ingeniería y Tecnología, Lima-Perú
basado en el modelo de la Computing Curricula de IEEE-CS/ACM