2.2.1 AR/Lógica digital y sistemas digitales (3 horas Core-Tier1)

Temas:
Core Tier2

• Revisión e historia de la Arquitectura de Computadores.
• Lógica combinacional vs. secuencial/Arreglos de puertas de campo programables como bloque fundamental de construcción lógico combinacional-secuencial.
• Multiples representaciones / Capas de interpretación (El hardware es solo otra capa)
• Herramientas de diseño asistidas por computadora que procesan hardware y representaciones arquitecturales.
• Registrar transferencia notación / Hardware lenguage descriptivo (Verilog/VHDL)
• Restriccion física (Retrasos de Entrada, fan-in, fan-out, energia/poder)

Objetivos de Aprendizaje (Learning Outcomes):
Core-Tier2:

1. Describir el avance paulatino de los componentes de la tecnología de computación, desde los tubos de vacío hasta VLSI, desde las arquitecturas mainframe a las arquitecturas en escala warehouse [Familiarizarse]
2. Comprender que la tendencia de las arquitecturas modernas de computadores es hacia núcleos múltiples y que el paralelismo es inherente en todos los sistemas de hardware [Familiarizarse]
3. Explicar las implicancias de los límites de potencia para mejoras adicionales en el rendimiento de los procesadores y también en el aprovechamiento del paralelismo [Familiarizarse]
4. Relacionar las varias representaciones equivalentes de la funcionalidad de un computador, incluyendo expresiones y puertas lógicas, y ser capaces de utilizar expresiones matemáticas para describir las funciones de circuitos combinacionales y secuenciales sencillos [Familiarizarse]
5. Diseñar los componentes básicos de construcción de un computador: unidad aritmético lógica (a nivel de puertas lógicas), unidad central de procesamiento (a nivel de registros de transferencia), memoria (a nivel de registros de transferencia) [Usar]
6. Usar herramientas CAD para capturar, sistetizar, y simular bloques de construcción (como ALUs, registros, movimiento entre registros) de un computador simple [Usar]
7. Evaluar el comportamiento de un diagrama de tiempos y funcional de un procesador simple implementado a nivel de circuitos lógicos [Evaluar]